(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年4月29日(29.04.2004)

PCT

(10) 国際公開番号 WO 2004/036463 A1

(51) 国際特許分類7:

G06F 17/50

(21) 国際出願番号:

PCT/JP2003/012839

(22) 国際出願日:

2003年10月7日(07.10.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2002-300073

2002年10月15日(15.10.2002) л

- (71) 出願人(米国を除く全ての指定国について): 株式会 社ルネサステクノロジ (RENESAS TECHNOLOGY CORP.) [JP/JP]; 〒100-6334 東京都 千代田区 丸の内二 丁目 4 番 1 号 Tokyo (JP).
- (72) 発明者; および


3

(75) 発明者/出願人(米国についてのみ): 谷本 匡亮(TAN-IMOTO, Tadaaki) [JP/JP]; 〒100-6334 東京都 千代田 区 丸の内二丁目4番1号 株式会社ルネサステクノ ロジ内 Tokyo (JP). 鎌田 丈良夫 (KAMADA, Masurao) [JP/JP]; 〒100-6334 東京都 千代田区 丸の内二丁目 4番1号 株式会社ルネサステクノロジ内 Tokyo (JP).

- (74) 代理人: 玉村 静世 (TAMAMURA, Shizuyo); 〒101-0052 東京都 千代田区 神田小川町 2 丁目 1 0 番地 新山城ビル42号 Tokyo (JP).
- (81) 指定国(国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国(広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM,

/続葉有/

- (54) Title: COMPILER AND LOGIC CIRCUIT DESIGN METHOD
- (54) 発明の名称: コンパイラ及び論理回路の設計方法



- 1...PSEUDO C DESCRIPTION (PSEUDO C PROGRAM)
- 2 ... COMPILER PROCESSING
- 51...READ PROGRAM
 S2...IDENTIFY REGISTER ASSIGNMENT STATEMENT
 5...REGISTER INFORMATION STORAGE SECTION
- S3...CFG GENERATION
- 55...C DESCRIPTION GENERATION
 3...C DESCRIPTION (C PROGRAM)
 6...INTERMEDIATE EXPRESSION STORAGE SECTION
- S5...STATE MACHINE GENERATION S5A...REDUCTION OF NUMBER OF STATES S5B...OPTIMIZATION OF CODE
- S5C...FRONT HOLDING ANALYSIS
 S5D...STATE MACHINE EXTRACTION
 7...STATE MACHINE STORAGE SECTION
- S8...HDL DESCRIPTION GENERATION
- 4...HDL DESCRIPTION

(57) Abstract: A compiler is supplied with a pseudo C description (1) which can describe parallel operation at the statement level by a clock boundary and a register assignment statement with a cycle accuracy, identifies the register assignment statement (S2), generates an executable C description (3), extracts a state machine in which the number of states has been reduced, and judges whether any loop executed by 0 cycle is present (S5). If none, the compiler generates a circuit description (4) capable of synthesizing a logic. Thus, a pseudo C description having C description in which a clock boundary is explicitly inserted is input. Since the pseudo C description capable of parallel description at the statement level by the register assignment statement is input, it is possible to express the pipeline operation accompanied by stall operation.

/続葉有/

AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG). 2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

(57) 要約:

コンパイラは、クロック境界及びレジスタ代入文によりステートメントレベルでの並列動作の記述をサイクル精度で記述可能な擬似 C 記述 (1)を入力とし、レジスタ代入文の識別を行い(S 2)、実行可能な C 記述(3)を生成すると共に、状態数削減を行ったステートマシンを 抽出し、0 サイクルで実行されるループが存在するか否かを判定し(S 5)、もしなければ、論理合成可能な回路記述(4)を生成する。これにより、クロック境界を明示的に C 記述内に挿入した擬似 C 記述を入力し、レジスタ代入文によるステートメントレベルでの並列記述を可能に した擬似 C 記述を入力するから、ストール動作を伴うパイプライン動作が表現可能である。

明細書

コンパイラ及び論理回路の設計方法

5 技術分野

本発明はプログラム記述からシミュレーション用のプログラム記述 又はハードウェアを特定する回路記述を自動生成する技術に関し、例え ばパイプライン動作される論理回路、例えばCPU (Central Processing Unit)等の論理回路の設計に適用して有効な技術に関する。

10

15

20

背景技術

プログラム言語を用いてディジタル回路の回路記述を生成する技術がある。特許文献1に記載の技術では、レジスタを示す変数と、レジスタの入力を示す変数とに分け、モジュール部での処理の後に第2の変数から第1の変数に一括して代入する一括代入部を設けている。特許文献2には、汎用プログラム言語で回路動作を記述したプログラムの中から、順次制御する部分を特定処理部で特定し、その後、変換処理部で、前記順次制御する部分の記述を、ステートマシンとして動作するように汎用プログラム言語を用いて変換し、その変換後のプログラムを取得し、続いて、プログラム生成処理部で、前記変換後のプログラムの中から並行動作する部分を抽出し、この抽出部分の全てをアクセスするプログラムを生成する、というものである。

特許文献1:特開2002-49652号公報

特許文献2:特開平10-149382号公報

25

発明の開示

10

15

20

特許文献1によれば、①回路動作を示すモジュール、②レジスタ代入を行う一括代入部、③クロック同期で繰り返すループ部の3つの構成からなっており、特に③内で①の実行後に②を実行する事を特徴としている。しかしながら、①がクロック境界を含まず、必ず③に含まれる構成となるため、複数サイクルにまたがる回路動作を記述する為には、回路動作をクロック境界で分割する必要がある。例えば、ある条件が成立したときは、前サイクルで実行した回路動作の途中から回路動作を行うという記述を行わなければならないが、そのような記述を行うのは困難である。特に、ストール動作を伴うパイプライン動作を行う回路を特許文献1に示す方法で記述すると、煩雑な作業を伴い、かつプログラム記述が複雑なものになる虞のあることが本発明者によって見出された。

特許文献 2 によれば、①汎用言語で記述したプログラムから順次処理部を識別し、ステートマシンを表す汎用プログラム記述に変換、②関数レベルでの並列性の抽出、③ハード化するプログラムとそれを制御するソフトプログラムの結合の自動化、④順次処理部内でハード化する際にフリップフロップやラッチを必要とする部分を識別してHDLに変換、の4つを特徴点がある。しかしながら、クロック境界を明示的に与えられる手段がなく、サイクル精度での記述を直接行う事が出来ない。特許文献 2 の実施例によれば、クロック境界は関数から関数への間であり、例えばある条件が成立したときは、前サイクルで実行した回路動作の途中から回路動作を行うという記述を行うのが困難である。特に、ストール動作を伴うパイプライン動作を行う回路を特許文献 2 に示す方法で記述することは可能であるが、煩雑な作業を伴い、かつプログラム記述が複雑になる虞のあることが本発明者によって見出された。

25 本発明の目的は、 本発明の目的は、クロック境界を明示的に記述したプログラム記述からハードウェア記述を自動生成することができる



コンパイラを提供することにある。

本発明の別の目的は、ストール動作を伴うパイプライン動作が可能な 回路のプログラム記述又は回路記述を容易に得る事ができるコンパイ ラを提供することにある。

本発明の更に別の目的は、ストール動作を伴うパイプライン動作が可能な回路の設計を行うことができる論理回路の設計方法を提供することにある。

本発明の上記並びにその他の目的と新規な特徴は本明細書の以下の記述と添付図面から明らかにされるであろう。

10 本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

〔1〕本発明の概要を全体的に説明する。即ち、クロック境界(記述子\$)及びレジスタ代入文(演算子=\$を挟む記述)によりステートメントレベルでの並列動作の記述をサイクル精度で記述可能な擬似C記述(1)を入力とし、レジスタ代入文の識別を行い(S2)、実行可能なC記述(3)を生成するする(S3およびS4)と共に、状態数削減を行ったステートマシンを抽出し、0サイクルで実行されるループが存在するか否かを判定し(S5)、もしなければ、論理合成可能な回路記述(4)を生成する(S6)。

20 上記より、クロック境界を明示的にC記述内に挿入した擬似C記述を 入力し、レジスタ代入文によるステートメントレベルでの並列記述を可 能にした擬似C記述を入力するから、ストール動作を伴うパイプライン 動作が表現可能である。

擬似 C 記述から一般の C コンパイラによるコンパイルが可能な C 記述を出力することができる。状態 (ステート)数削減を行うので、記述で与えたクロック境界の数+1以下のステート数のステートマシンを

20

25



伴う回路記述を出力することができる。

ステートマシンを意識する事なくプログラム・レベルで機能設計を行う事ができるため、記述量が低減され、開発期間の短縮のみならず品質向上にも寄与する。

4

5 また、一般のクロック境界を指定しないプログラム・レベルでの記述では表現できない、バス・インターフェース回路や調停回路の記述が可能となる。特に、レジスタ代入が記述可能である為、ステートメントレベルでの並列性を考慮した記述を行う事が可能であり、ストール動作を伴うパイプライン動作のような複雑な回路動作をC記述よりも少ないコード量で容易に記述可能である。

また、一般のCコンパイラでコンパイル可能なC記述へ変換する為、 高速なシミュレーションが可能となり、機能検証工数の大幅な低減が可 能となる。従って、機能設計における論理設計、論理検証の双方の大幅 な工数削減が可能となる。

クロック境界を指定したプログラム記述からミーリー (Mealy)型のステートマシンが生成可能であるので、プログラム・レベルでのモデル検査を行う事が可能である。

高位合成ツールが不得意とする、サイクル精度を要求される例えば、キャッシュ・コントローラやDMAコントローラの開発に適用可能であり、設計期間の短縮に大きく寄与する。

〔2〕本発明に係るコンパイラの第1形態では、コンパイラは、所定のプログラム言語を流用して記述された第1プログラム記述(1)を回路記述(4)に変換可能であって、前記第1プログラム記述は、サイクル精度で回路動作を特定可能とするレジスタ代入文(演算子= \$を挟む記述)とクロック境界記述(\$)を含み、前記回路記述は、前記第1プログラム記述が特定する回路動作を実現するハードウェアを所定のハ

10

15

20

25



ードウェア記述言語で特定する。

本発明に係るコンパイラの第2形態では、コンパイラは、所定のプログラム言語を流用して記述された第1プログラム記述を所定のプログラム言語を用いた第2プログラム記述(3)に変換可能であり、前記第1プログラム記述は、サイクル精度で回路動作を特定可能とするレジスタ代入文(演算子= \$を挟む記述)とクロック境界記述(\$)を含む。前記第2プログラム記述は、前のサイクルの状態を参照可能に前記レジスタ代入文を変形した変形代入文(13)と、前記クロック境界記述に対応して前記変形代入文の変数をサイクル変化に伴うレジスタの変化に対応させるレジスタ代入記述挿入文(12)とを含む。

本発明に係るコンパイラの第3形態では、コンパイラは、所定のプログラム言語を流用して記述された第1プログラム記述(1)を、所定のプログラム言語を用いた第2プログラム記述(3)と回路記述(4)に変換可能である。前記第1プログラム記述は、サイクル精度で回路動作を特定可能とするレジスタ代入文とクロック境界記述を含む。前記第2プログラム記述は、前のサイクルの状態を参照可能に前記レジスタ代入文を変形した変形代入文と、前記クロック境界記述に対応して前記変形代入文の変数をサイクル変化に伴うレジスタの変化に対応させるレジスタ代入記述とを含む。前記回路記述は、前記第2プログラム記述で定義されるハードウェアを所定のハードウェア記述言語で特定する。

前記所定のプログラム言語は例えばC言語である。前記Nードウェア記述言語は例えばRTLレベルの記述言語である。

〔3〕本発明に係る論理回路の設計方法の第1形態では、タイミング 仕様に基づいて回路動作を定義するために、所定のプログラム言語を流 用して記述され、サイクル精度で回路動作を特定可能とするレジスタ代 入文(演算子=\$を挟む記述)とクロック境界記述(\$)を含む第1プ

10

15

20

25

ログラム記述(1)を入力する第1処理(S1)と、前記第1プログラム記述に基づいて前記タイミング仕様を満足する回路情報を生成する第2処理と、を含む。

前記第2処理は、前記第1プログラム記述を変換して、前記レジスタ 代入文が入力変数と出力変数を用いて変形される(S2)と共に前記ク ロック境界記述に対応させて前記入力変数を出力変数に代入する(S 4)記述(13,12)を含む第2プログラム記述(3)を、前記回路 情報として生成する処理を含んでよい。

前記第2処理は、前記第2プログラム記述に基づいて前記タイミング 仕様を満足するハードウェアを所定のハードウェア記述言語で特定す るための回路記述(4)を更に別の前記回路情報として生成する処理を 含んでよい。

前記第2プログラム記述を用いて設計対象回路のシミュレーション を行う第3処理を更に含んでもよい。

上記第2処理に関し、前記レジスタ代入文が入力変数と出力変数を用いて変形される(S2)記述(13)を含む第2プログラム記述(5)と、前記クロック境界記述に対応させて前記入力変数を出力変数に代入する(S4)記述(12)を含む第3プログラム記述(3)とを、分けて把握することも可能である。このとき、第3処理によりシミュレーションは第3プログラム記述に基づいて行うことになる。

〔4〕本発明に係る論理回路の設計方法の第2形態では、タイミング 仕様に基づいて回路動作を定義するために、所定のプログラム言語を流 用して記述され、サイクル精度で回路動作を特定可能とするレジスタ代 入文とクロック境界記述を含む第1プログラム記述を入力する入力処 理(S1)と、前記レジスタ代入文が入力変数と出力変数を用いて変形 される(S2)と共に前記クロック境界記述に対応させて前記入力変数

10

20



を出力変数に代入する(S4)記述(13,12)を含み、前記所定の プログラム言語で記述された第2プログラム記述を生成する変換処理 とを含む。

7

前記変換処理は、第1プログラム記述に基づいてCFGを生成する過程で、前記CFGに前記クロック境界記述に対応してクロック境界ノードを設定し、前記クロック境界ノードの後に、前記レジスタ代入記述を挿入する処理であってよい。

第2プログラム記述に対してそのCFGを利用しながらステート遷移毎の変数表を作成しながらコード最適化を行う最適化処理を更に含んでもよい。

前記変数表においてステート間で変数に変化のない部分を前置保持を要する部分として抽出し、抽出された部分に、出力変数に入力変数を 代入する代入記述を追加する前置保持処理を更に含んでもよい。

前記前置保持処理を経た変数表の各ステート遷移毎の変数と引数に 15 基づいてステートマシンを構成するコードの抽出を行う抽出処理を更 に含んでもよい。

前記抽出処理で抽出されたステートマシン構成コードと第2プログラム記述を参照しながら、前記回路仕様を満足する回路のハードウェアを所定のハードウェア記述言語で記述する回路記述を生成する処理を更に含んでもよい。

前記第1プログラム記述に対して0サイクルで実行されるループが 存在するか否かが判定され、存在しないと判別されたときに前記変換処 理が行なわれる。

25 図面の簡単な説明

第1図は本発明に係る論理回路の設計方法を例示するフローチャー

トである。

第2図は第1図の設計方法を適用して設計すべき回路例を示すプロック図である。

第3図は第2図の回路動作仕様を示すタイミングチャートである。

5 第4図は第2図の設計対象回路の擬似Cプログラムを例示する説明 図である。

第5図はレジスタ代入文識別処理(S2)によって得られる追加変数 宣言の記述とレジスタ代入文書き換えの記述を示す説明図である。

第6図は擬似C記述に基づくCFG作成過程の一つの過程を示す説 10 明図である。

第7図は擬似C記述に基づくCFG作成過程の別の過程を示す説明図である。

第8図は擬似C記述に基づくCFG作成過程の更に別の過程を示す 説明図である。

15 第9図は擬似 C記述に基づく CFG作成過程の更に別の過程を示す 説明図である。

第10図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

第11図は擬似 C記述に基づく CFG作成過程の更に別の過程を示 20 す説明図である。

第12図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

第13図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

25 第14図は擬似 C記述に基づく CFG作成過程の更に別の過程を示す説明図である。

第15図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

第16図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

5 第17図は擬似 C記述に基づく CFG作成過程の更に別の過程を示す説明図である。

第18図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

第19図は擬似 C記述に基づく CFG 作成過程の更に別の過程を示 10 す説明図である。

第20図は擬似C記述に基づくCFG作成過程の更に別の過程を示す説明図である。

第21図は擬似C記述に基づくCFG作成過程の最終過程を示す説明図である。

15 第22図は説明を簡単化するために第21図のCFGに対してクロック境界や分岐の始点・終点、及びループの始点・終点の情報を付加していないCFGを例示する説明図である。

第23図は第22図のCFGに対するフラグ挿入状態を例示する説明図である。

20 第24図はレジスタ代入記述挿入文の挿入位置をCFG上で例示す る説明図である。

第25図はC記述生成処理(S4)を経て得られる実行可能な変換C 記述(Cプログラム)の最初の一部を例示する説明図である。

第26図は第25図に続く実行可能な変換C記述(Cプログラム)の 一部を例示する説明図である。

第27図は第26図に続く実行可能な変換C記述(Cプログラム)の



最後の部分を例示する説明図である。

第28図はステート数削減処理の第1のルールを示す説明図である。

第29図はステート数削減処理の第2のルールを示す説明図である。

第30図は第22図のCFGに対してステート数削減を行った結果

5 を例示する説明図である。

第31図はステート数削減等の処理を行ったCFGに対してステートの割り当てを行った状態を例示する説明図である。

第32図は前記コード最適化の処理を説明するために特別に簡素化 した例としてコード最適化対象とされる擬似Cプログラムを示す説明 図である。

第33図は第32図の擬似Cプログラムに基づいて得られたCFGを例示する説明図である。

第34図は第33図のCFGに対してステート割り当てが行なわれた状態を例示する説明図である。

15 第35図は第34図のCFGに対してステートマシン生成のための 変数表作成処理過程の最初の状態を例示する説明図である。

第36図は第35図に続く変数表作成処理過程の次の状態を例示する説明図である。

第37図は第36図に続く変数表作成処理過程の次の状態を例示す 20 る説明図である。

第38図は第37図に続く変数表作成処理過程の次の状態を例示する説明図である。

第39図は第38図に続く変数表作成処理過程の次の状態を例示する説明図である。

25 第40図は第39図の生成過程を経て生成された変数表を例示する 説明図である。

25

第41図は第40図の変数表に対して冗長ステートメント削除を行ったとき、削除されるベきステートメントを例示する説明図である。

第42図は第41図に対して冗長ステートメントが削除された結果 の変数表を例示する説明図である。

第43図は冗長ステートメントが削除された結果をCFGで示す説明図である。

第44図は第42図の変数表に対してローカル変数削除を行ったと き削除されるべき変数を例示する説明図である。

第45図はローカル変数削除処理が行なわれた結果をCFGで示す 10 説明図である。

第46図は冗長ステートメント削除処理及びローカル変数削除処理 が行なわれて最終的に更新された変数表を例示する説明図である。

第47図は後工程の前置保持解析により変数表に前置保持 "retain"の記述が追加された状態を例示する説明図である。

第48図はコードの最適化として更に演算式の簡約化を行った例を CFGで示す説明図である。

第49図は第32図乃至第48図で特別に簡素化した別の例を用いて説明したコード最適化の処理を第31図に示されるステート割り当てが行われた後に施すことによって得られる最適化後のCFGを例示する説明図である。

第50図は第49図に対する最適化処理後の変数表を示す説明図である。

第51図は前置保持解析のアルゴリズムを例示する説明図である。

第52図は前置保持解析の結果に対応する変数表を示す説明図である。

第53図は第52図に対し "retain"を実際のコードで上書きした変

25

数表を示す説明図である。

第54図は開始ステートSTOにおけるステートマシン抽出処理を示す説明図である。

第55図は第54図に対し retain 情報に応ずるコードを変数表から抜き出してステートマシンの抽出に利用する様子を示す説明図である。 第56図は開始ステートST1におけるステートマシン抽出処理を示す説明図である。

第57図は第56図に対し retain 情報に応ずるコードを変数表から抜き出してステートマシンの抽出に利用する様子を示す説明図である。

10 第58図は開始ステートST2におけるステートマシン抽出処理を 示す説明図である。

第59図は第58図に対し retain 情報に応ずるコードを変数表から 抜き出してステートマシンの抽出に利用する様子を示す説明図である。

第60図はHDL記述生成処理(S6)にて生成されたHDL記述の 15 最初の一部を示す説明図である。

第61図は第60図に続くHDL記述の一部を示す説明図である。

第62図は第61図に続くHDL記述の最後の部分を示す説明図である。

20 発明を実施するための最良の形態

《設計方法の概略》

第1図には本発明に係る論理回路の設計方法が例示される。同図に示される設計方法は、擬似 C 記述 (擬似 C プログラム) 1の作成、擬似 C プログラム 1 に対するコンパイル処理 2 に大別される。コンパイル処理 2 では、擬似 C プログラム 1 を、レジスタ代入記述を変形代入文とした 擬似 C プログラム (5 に格納)、および実行可能な C 記述 (C プログラ

WO 2004/036463

5

10

15

20

25



ム) 3 に変換し、また、その C プログラム 3 を R T L (Register Transfer Level) などの H D L (Hardware Description Language) 記述 4 に変換する。

13

前記擬似Cプログラム1は、サイクル精度で回路動作を特定可能とするクロック境界記述(単にクロック境界とも記す)及びレジスタ代入文を含み、ステートメントレベルでの並列記述を可能にしたプログラムである。擬似C記述とは、前記クロック境界及びレジスタ代入文が定義されているない所謂ネイティブのC言語記述とは相違するという意味で用いられている。プログラム言語としてC言語以外の高級言語をベースとすることを妨げるものではない。

コンパイル処理2は、図示を省略するコンピュータ装置がコンパイラ を実行し、擬似 C プログラム 1 を読み込んで行なわれる。 先ず擬似 C プ ログラム 1 が読み込まれる (S1)。読み込まれた擬似 C プログラム 1に対しては、レジスタ代入文の識別が行なわれ、識別されたレジスタ代 入文を、前のサイクルの状態を参照可能に変形し、換言すれば、入力変 数と出力変数を用いて変形する(S2)。変形されたレジスタ代入文を・ 変形代入文とも称する。レジスタ代入文が変形代入文に変形された擬似 Cプログラムはレジスタ情報記憶部 5 に格納される。レジスタ代入文が 変形代入文に変形された擬似Cプログラムは前記レジスタ情報記憶部 5から取り出されて、そのコントロール・フロー・グラフ (以下CFG と記す)が生成される(S3)。生成されたCFGは中間表現記憶部6 に格納される。前記中間表現記憶部6に格納されたCFG及び前記レジ スタ情報記憶部5に格納された擬似Cプログラムは、実行可能なC記述 プログラムに変換される(S4)。例えば、前記クロック境界記述に対 応して前記変形代入文の変数をサイクル変化に伴うレジスタの変化に 対応させるレジスタ代入記述挿入文が挿入される。換言すれば、クロッ

10

15

25

ク境界記述に対応させて前記変形代入文の入力変数を出力変数に代入 するレジスタ代入記述挿入文が挿入される。

前記擬似Cプログラム5等に基づいてHDL記述4を得る場合、先ず それらを入力してステートマシンの生成が行なわれる(S5)。ステー トマシン生成(S5)は、ステート数削減処理(S5A)、コードの最 適化(S5B)、HDL記述に則するための前置保持解析(S5C)、 及びステートマシン抽出(S5D)に大別される。ステート数削減処理 (S5A)とコードの最適化(S5B)は最適化処理の範疇に属する処 理と把握してもよい。コードの最適化(S5B)の段階では、0サイク ルで実行されるループが存在するか否かを判定し、もしなければ、HD L記述に則するための前置保持解析(S5C)、及びステートマシン抽 出(S5D)が行われる。前記C記述プログラムを得るときには、例え ばクロック境界ノードに前記レジスタ代入記述挿入文を挿入すればよ かったが、HDL記述を得るときはクロック境界でレジスタ値が変化し ない場合にもそれを明示的に記述しておくことが必要とされる。そのた めに、前置保持解析(S5C)が行なわれる。生成されたステートマシ ンはステート遷移毎の変数表に基づいて生成される。生成されたステー トマシンはステートマシン記憶部7に保持される。保持されたステート マシン等に基づいてHDL記述4が生成される(S6)。

20 HDL記述 4 は論理合成ツールを利用することによって論理回路図 データに変換可能にされる。前記 C記述 3 は前記論理合成される論理回 路のシミュレーションなどに利用される。

以下に、上記擬似Cプログラムとそのコンパイル処理を詳細に説明する。以下の詳細説明は第2図の回路に第3図の仕様を満足させる回路の設計を一例とする。

《設計対象回路》

10



第2図には第1図の設計方法を適用して設計すべき回路例が示される。設計対象回路10はストール動作を伴うパイプライン加算回路である。その動作仕様は以下の通りである。

15

- (1)入力信号 valid_a が立ち上がると、信号レベルのハイレベルとなったサイクルの入力信号 a の値を取り込む。ここでは valid_a が立ち上がり変化を問題にする。
 - (2)入力信号 valid_a の立ち上がりの次サイクル以降で、入力信号 valid_b の信号レベルがハイレベルとなると、そのサイクルでの入力信号 b の値を取り込む。入力信号 valid_b に対してはレベル検出だけで充分とされ、エッジ変化の検出は不要とされる。
 - (3)上記(1)(2)の動作で aとbが取り込まれたなら、その次サイクルで aとbの加算結果を出力信号 out により送出し、その同一サイクルに出力信号 valid_out の信号レベルをハイレベルとし、次サイクルで出力信号 valid_out の信号レベルをロウレベルとする。
- 15 (4) 出力信号 out は (1) (2) (3) の動作での新たな加算結果が 代入されない限り、同じ値を出力する。
 - (5) 出力信号 valid_out は (1) (2) (3) の動作で出力信号 out へ新たな加算結果が代入されたサイクルのみ信号レベルがハイとなり、それ以外はロウレベルを出力する。
- 20 第3図には第2図の回路動作仕様を示すタイミングチャートである。 同図において、出力データ送出と入力データ取り込みが同一サイクルで 行われており、パイプライン動作となっている。例えば a2 の入力と a1+b1の出力が並列化されている。また、入力信号 valid_a の立ち上が りの次サイクル以降で入力信号 valid_b の値が1となった次のサイク ルで出力データ送出が行われる為、ストール動作を伴うパイプライン動 作となっている。例えば b1 の取込み後における b2 の取込みは2 サイク



ル待たされている。

《擬似Cプログラム》・

第4図には前記設計対象回路10の擬似Cプログラムが例示される。 第4図に記述において11は、設計対象回路10の回路動作を記述した 回路動作記述部である。同図に示される擬似Cプログラムの記述は以下 の通りである。即ち、

16

1行目: C言語でのライブラリ呼び出し、

2~7行目:関数 pipeline のプロトタイプ宣言部、

8~14行目: main 関数部、

109~10行目: main 関数のローカル変数宣言部。出力信号はポインタ型で宣言、

 $11\sim12$ 行目:main 関数のローカル変数の初期化(出力信号のみ初期化、特に出力信号に対してRTLへの変換時にレジスタが推定される場合ここで指定した初期値がリセット値となる)、

15 15~36行目: pipeline 関数部、

18~20行目: pipeline 関数のローカル変数宣言部 (特にローカル変数に対してRTLへの変換時にレジスタが推定される場合ここで指定した初期値がリセット値となる)、

21~35行目:回路動作記述部11、である。

20 回路動作記述部11の詳細は以下の通りである。即ち、

21、35行目:無限ループにより回路を表現、

22行目:入力変数 valid_a のローカル変数 valid_a_tmp へのレジスタ 代入文 (ここで、0x0001&valid_a により、入力変数 valid_a の有効ビット幅が1ビットである事を指定している)、

25 2 3 行目: valid_a が 1'b1 で valid_a_tmp が 1'b0 であるか否かの判定文 (即ち、valid_a が立ち上がりであるか否かの判定文。特に、

10



0x0001&valid_a_tmp により、ローカル変数 valid_a_tmp の有効ビット 幅が1ビットである事を指定している)、

24行目:入力信号 a のローカル変数 a_tmp への代入文(特に、0x7FFF&a により、入力変数 a の有効ビット幅が 15 ビットである事を指定している)、

25行目:クロック境界、

26行目: goto ラベル、

 $2.7 \sim 2.8$ 行目:入力変数 valid_bが 1 bl であれば、ローカル変数 b_tmp に入力変数 b を代入し、そうでなければクロック境界を 1 つまたいでラベル L へ分岐する事を表している(特に、 $0x0001\&valid_b$ により、入力変数 b の有効ビット幅が 1 ビットである事を、0x7FFF&b により、入力変数 b の有効ビット幅が 1.5 ビットである事を表している)、

29行目: ローカル変数 a_tmp とローカル変数 b_tmp の和の出力変数 out へのレジスタ代入文、

30行目:定数 0x0001 の出力変数 valid_out へのレジスタ代入文、31行目:23行目の if 文の判定が成立しなかった場合の分岐。即ち、valid a が立ち上がりでなかった場合の分岐を表す、

32行目:クロック境界、

3 3 行目:定数 0x0000 の出力信号 valid_out へのレジスタ代入文、で 20 ある。

上記記号"\$"はクロック境界記述を意味し、記号"=\$"レジスタ 代入を意味する。それらはC言語の汎用的な記述子及び演算子ではない。 これを用いた擬似Cプログラムは、その意味においてC言語を流用した プログラム記述と言うことができる。

25 上記回路動作記述部 1 1 より明らかなように、クロック境界記述及び レジスタ代入文によりステートメントレベルで並列動作をサイクル精

10

15

20

25



度で簡単に記述可能になる。サイクル精度とは、クロックサイクルとの 同期が意図される、ということである。

第4図の回路動作記述部11の記述内容について説明する。入力変数 valid_a をローカル変数 valid_a_tmp に代入する事で、if 文による valid_a の立ち上がり判定を行い、もし立ち上がりであった場合は、ロ ーカル変数 a_tmp に入力信号 a を取り込み、次のサイクルで入力信号 valid bが1'b1であるか否かを判定する。もしそうなら入力信号bの値 をローカル変数 b_tmp に代入し、そうでなければ次のサイクルでもうー 度入力信号 valid_b が 1'b1 であるか否かを判定する。これを入力信号 valid_bが 161となるまで繰り返す。この動作がストール動作に対応し ている。さて、ローカル変数 a_tmp と b_tmp の和は取り込んだ a と b の 値の和を表しており、それを出力変数 out ヘレジスタ代入し、同時に 1'b1 を出力信号 valid_out.ヘレジスタ代入している。 これにより、入力信号 aとbを取り込んだ1サイクル後での加算結果と valid_out 信号が1b1 である事を表現している。if 文による valid a の立ち上がり判定を行 い、立ち上がりでない場合は、1サイクル後に 1分0を valid out ヘレ ジスタ代入している。valid_aの立ち上がりは高々2サイクルに1回し か起こり得ないので、変数 out への新たな代入が29行目で行われた時 のみ valid_out が 1'b1 となり、それ以外の場合は、1'b0 となる。

第4図の第22行におけるレジスタ代入文は、サイクル精度で動作を特定するのに順序回路としてのレジスタを想定しており、左辺(valid_a_tmp)はレジスタの出力、即ち前サイクルの値を保持している変数として把握可能である。レジスタ代入文の右辺(0x0001&valid_a)は現時点のレジスタ入力として把握可能である。また、第4図の第29行目及び第30行目に記載のレジスタ代入文に関しては、その後の第32行におけるクロック境界記述でクロックが消費さ

れるようになっているが、第2図及び第3図の回路仕様ではその次サイクルで out を出力するとあり、結果として、out、valid_out に関しては必然的にサイクル精度の記述が必要になるため、それらの記述にはレジスタ代入文が用いられている。

5 《レジスタ代入文識別》

次にレジスタ代入文識別処理S2について説明する。前記レジスタ代入文識別処理部では、代入文であって、=と右辺の間に\$が付加された文を識別し、回路動作記述部11内のレジスタ代入文、レジスタ代入文の左辺の変数の型と初期値を記憶し、識別したレジスタ代入文

10 signal_latched = \$ signal;を

signal_latched_i = signal;

signal_latched = signal_latched_o;

の記述に変更する。signal_latched_i は現時点の入力が与えられる入力変数、signal_latched_o は 1 サイクル前の出力が当てられる出力変数として把握することが可能である。変数宣言部に変更により生じた新たな変数

signal_latched_i, signal_latched_o

を先に記憶しておいた変数の型と初期値を参照して追加する。例えば、unsigned char signal_latched = 0x01;

20 の場合は、

15

unsigned char signal_latched_o = 0x01;

unsigned char signal latched i;

を追加する。特に、レジスタ代入の左辺の変数が、ポインタ型の場合(記号*が付されている)は、そのポインタ型を用いて変数宣言を行う。例

25 えば、

unsigned char *signal_latched;

15

の場合は、

unsigned char signal_latched_o = 0x01;

unsigned char signal latched_i;

を追加する。特に、追加対象となった変数に対して、同じ型で初期値を 0としたフラグ変数も追加予定として、記憶する。この例の場合、

20

unsigned char flg signal latched = 0x00;

を追加予定変数として記憶する。尚、上記変更を行った記述も記憶する。 また、変数の初期値はHDL変換時に該変数へのレジスタ推定が行われ た場合、リセット時の値として用いる。

10 第 5 図にはレジスタ代入文識別処理 S 2 によって得られる結果が例示される。第 4 図の擬似 C プログラム対して追加変数宣言の記述と変形代入文(レジスタ代入文書き換え) 1 3 の記述が変更されている。

《CFG生成》

次にCFG生成処理について説明する。CFGとは、一般に各関数内部において制御の流れを示すグラフを意味する。

CFG生成処理では、回路動作記述部11を読み込んで、CFGの作成を行う。特に while や for 等のループ及び if や case 等の条件分岐、goto 文によるラベルへのラベル分岐を識別する為のノードを持つCFGの作成を行う。要するに、while や for 等のループ及び if や case 等の条件分岐、goto 文によるラベルへのラベル分岐をノードに持つCFGを作成する。各文をプログラムの終了迄読み込み、以下の手順1)~7)でノードを作成しながらプログラムの流れに沿って、ノード間の接続を有向辺(向きが付いている辺)で接続する事でCFGを作成する。第6図から第21図には手順1)~7)によるCFGの作成過程が順を追って示される。各図にはループ文スタック、分岐文スタック、生成途中のCFGが示される。

WO 2004/036463

5

10

15

25

1)ループの開始であれば、ループ文スタックにその行番号と while や for 等のループを表す終端記号を登録し、ループ開始ノード (NDs)を作成し、行番号と終端記号をノードに付加する。また、for や while ループ終了条件があれば、その条件を適当な記号に代入し、出力枝に付加し、付加した条件を割り当てた記号との対で記憶する。

21

- 2)ループの終了であれば、ループ文スタックから先頭にある情報を取り去り、ループ終了を表すループ終了ノードを作成し、行番号と"end of 終端記号"をノードに付加する。但し、continue や break はループの終了としては扱わない。また、do-while ループ終了条件があれば、その条件を適当な記号に代入し、出力枝に付加し、付加した条件を割り当てた記号との対で記憶する。
- 3)条件分岐の開始であれば、分岐文スタックにその行番号と if や case 等の分岐を表す終端記号を登録し、条件分岐開始ノードを作成し、 行番号と終端記号をノードに付加する。また、分岐条件を適当な記号に 代入し、出力枝に付加し、付加した条件を割り当てた記号との対で記憶 する。
- 4)条件分岐の終了であれば、分岐文スタックから先頭にある情報を取り去り、条件分岐終了を表す条件分岐終了ノードを作成し、行番号と "end of 終端記号"をノードに付加する。
- 20 5) ラベルであれば、ラベルを表すラベルノードを作成し、行番号と ラベル記号をノードに付加する。
 - 6) クロック境界であれば、クロック境界ノードを作成し、行番号と \$をノードに付加する。
 - 7)上記以外であれば、行番号と文を付加したノードを作成し、1) ~6)の何れかに出会うまでノードをマージする。
 - 上記手順によるCFGが作成されるが、以下の説明では、その説明を

簡単化するために、第22図に例示されるように、クロック境界や分岐の始点・終点、及びループの始点・終点の情報を付加していないCFGを用いて説明を行う。特に、クロック境界ノードのみ黒丸で、それ以外のループ、条件分岐、ラベル分岐ノードを白丸で表現する。

5 《C記述生成》

10

前記C記述生成処理S4について説明する。C記述生成処理S4では、前記レジスタ代入文識別処理で追加予定変数として記憶しておいた変数で、レジスタ代入部識別処理で変更した部分(変形代入文)の直下に対応するフラグ変数に1を代入する文の挿入を行い、レジスタ代入文の左辺の変数への代入文でレジスタ代入文でない代入文の直下に対応するフラグ変数に0を代入する文の挿入を行う。また同時に、ローカル変数宣言部に、レジスタ代入文識別部で記憶しておいた変数宣言を追加する。第23図ではflg_valid_a_tmp=1、flg_valid_out=1のフラグが挿入されている。

15 次にレジスタ代入記述挿入文が決定される。前記レジスタ代入文識別 処理S2において、識別されたレジスタ代入文の右辺の変数全てに対し て、レジスタ代入記述挿入文が作成される。即ち、

レジスタ代入文:

signal_latched = \$ signal;

20 変更後の記述:

signal_lacthed_i = signal;

signal_latched = signal_latched_o;

追加された変数:

signal_latched_i, signal_latched_o, flg_signal_latched

25 とされている場合、下記記述

signal_latched_o = signal_latched_i;



if (flg_signal_latched==1) signal_latched = signal_latched_o; を作成する。これをレジスタ代入文識処理で識別したレジスタ代入文の右辺の変数全てに対して作成する。例の場合には、下記記述 valid_a_tmp_o = valid_a_tmp_i;

if (flg_valid_a_tmp==1) valid_a_tmp = valid_a_tmp_o;
out_o = out_i;
if (flg_out==1) *out = out_o;
valid_out_o = valid_out_i;
if (flg_valid_out==1) *valid_out = valid_out_o;

10 が得られる。

15

25

WO 2004/036463

上記レジスタ代入記述挿入文は、第24図に例示されるように、クロック境界ノードの直下に挿入される。第24図においてレジスタ代入記述挿入文には参照符号12が付されている。このようにして行なわれるC記述への変換は、各ノードに付加された行番号等の情報を元に、深さ優先探索等のアルゴリズム(DFS)を用いて、CFGを探索する事で挿入文の順番を考慮して行えば良い。尚、適度にコメント文を挿入しても良い。

第25図乃至第27図には上記C記述生成処理S4を経て得られる 実行可能な変換C記述(Cプログラム)3の全体が例示される。

20 《ステートマシン生成-ステート数削減》

前記ステートマシンの生成処理S5について説明する。ステート数削減処理S5Aは例えば第1又は第2のルールに従って行なわれる。ステート数削減処理の第1のルールは第28図に例示される。即ち、ループ開始・終了ノード、条件分岐開始・終了ノード、ラベル分岐ノードの何れかであって、入力辺が複数あるノードを探索し、その入力辺の内2つ以上の入力辺にクロック境界がある場合は、同図に示すグラフ変形を行

15

20

25



う。ステート数削減処理の第2のルールは第29図に例示される。即ち、ループ開始・終了ノード、条件分岐開始・終了ノード、ラベル分岐ノードの何れかであって、出力辺が複数あり且つ出力辺に付加された条件が入力信号も出力信号の何れも含まず、2本以上の出力辺にクロック境界が付加されたノードを探索し、その前段のクロック境界が出力辺のクロック境界を含まない場合、同図に示すグラフ変形を行う。第30図には第22図のCFGに対してステート数削減を行った結果が例示される。

《ステートマシン生成-コード最適化》

コード最適化処理S5Bでは前記ステート数削減等の処理を行った 10 CFGに対しては第31図に例示されるようにステートの割り当てを 行う。第31図に従えば、

回路動作部の開始文に対応するCFG上のノードに初期ステートを割り当て、CFG上のクロック境界ノードにステートを割り当てる。但し、開始ノードへの入力辺が1つしか存在せずクロック境界が付加されている場合は、既に割り当てた初期ステートを削除する。尚、最適化の第1ルールにより、初期ステート削除が起こる必要十分条件は、開始ノードへの入力辺が1つしか存在せずクロック境界が付加されている事である事に注意することが望ましい。また、得られるステート数は、必ず回路動作部に記述したクロック境界の数+1以下となる事に注意すべきである。

ここで、前記コード最適化の処理を、特別に簡素化した別の例を用いて、第32図乃至第48図を参照しながら説明する。

第32図はコード最適化対象とされる擬似Cプログラムを示す。この 擬似Cプログラムに基づいて得られたCFGは第33図に例示される。 第34図には第33図のCFGに対してステート割り当てが行なわれ た状態を例示する。

10

15

20

25

第35図から第40図まではステートマシン生成のための変数表作 成処理の様子が順を追って例示される。変数表の作成は、以下の(1) (3)の手順で行う。(1)ローカル変数を取得し、(2)関数の引 数を取得し、(3)割り当てたステートからステートに到達するまでC FGを下位側に辿って、ステート遷移を識別すると共に変数の定義・参 照の情報を取得する。この段階で、両端がクロック境界ではないループ が発見されると、ゼロサイクル・ループを検出したとして、ユーザに通 知し、処理を終了。ゼロサイクル・ループの発生は、生成される回路に 組合せ回路からなるループ回路が存在する事を意味しており、ループ回 路の存在は生成される回路に重大なミスがあることを意味する。第35 図にはステートST0からST1への一つのステート遷移におけるロ ーカル変数と引数が例示される。第36図にはステートSTOからST 1への別のステート遷移におけるローカル変数と引数が例示される。第 37図にはステートST0からST2へのステート遷移におけるロー カル変数と引数が例示される。第38図にはステートST1からST0 へのステート遷移におけるローカル変数と引数が例示される。第39図 にはステートST2からST0へのステート遷移におけるローカル変 数と引数が例示される。第35図から第39図に示される夫々のステー ト遷移で得られたローカル変数と引数に基づいて、第40図に例示され る変数表が生成される。第40図の変数表の記述において、def[n]:n 行目で変数定義されている事を表し、 use@var[m]: m行目で変数 var への代入に用いられている事を表し、

use@var[m]: m行目で変数 var への代入に用いられている事を表し、 pred(cond){...}: 条件 cond の分岐が成立した場合、{...}が実施される事を表し、

25 def[l]use: 1行目で自変数への代入に用いられている事を表し、 use@pred(cond): 条件 cond で用いられている事を表す、とされる。

10

最適化処理は例えば第40図の変数表に基づいて行なわれる。最適化 処理の一つは冗長ステートメントの削除である。

冗長ステートメントの削除として、第1に、同一変数に対して、ステート遷移のカラム内で def が2つ以上存在する場合には、1)又は2)の処理を行う。即ち、

- 1)下記1-1), 1-2) を def の後段に存在する pred(cond) $\{...\}$ の手前まで(pred(cond) $\{...\}$ の有無に関わらず)実施する。1-1): def の後段に use を伴う def がない場合は、最後の def に対応するステートメントのみ残す。1-2): def の後段に use を伴う def がある場合は、use を伴う def の後段に use を伴わない def があれば、その def のみを残し、そうでなければ use を伴う def の前段の def と use を伴う def を残し、これを変化が無くなるまで繰り返し、残った def に対応するステートメントのみ残す。
- 2) def の後段に pred(cond){...}が無ければ終了し、あれば下記2-15
 1),2-2)を実施する。2-1): pred(cond){...}の条件が def の結果を参照している場合には終了とする。2-2): pred(cond){...}の条件が def の結果を参照していない場合は、1)へ分岐とする。

冗長ステートメントの削除処理として、第2に、use がどのステート 遷移にも存在しない変数は削除とする。

20 上記処理手順により第40図の変数表に対して冗長ステートメント 削除を行ったとき、削除されるベきステートメントは第41図に示され る。同図において削除されるベきステートメントには斜め破線が明示さ れている。第42図には冗長ステートメントが削除された結果の変数表 が例示される。第43図には冗長ステートメントが削除された結果を C F G で表している。

最適化処理のもう一つはローカル変数の削除である。このローカル変

15

25



数の削除処理として、第1に、各変数のステート遷移カラムに於いて、 下記1)~3)を左から順次変化が無くなる迄実施する。即ち、

27

- def の後段に pred(cond){...}を挟まず use が存在する場合には、 1-1)、1-2)、1-3)、1-4)を行う。1-1): use 自体が use@pred の場合は代入操作を実施し、def を削除し、1-2)の場合は@の変数がローカル変数で use@pred として用いられている場合は代入操作を実施せず、1-3): @の変数がローカル変数で use@pred として用いられていない場合は代入操作を実施し、def を削除し、1-4): @の変数が引数の場合は代入操作を実施し、def を削除する。
- 2) def の後段に pred(cond){...}を挟んで use が存在し、pred(cond){...}の条件で用いられている変数が引数の場合は1-1)から1-4)を適用する。
 - 3) def の後段に pred(cond){...}を挟んで use が存在し、pred(cond){...}の条件で用いられている変数がローカル変数の場合には、3-1)、3-2)を行う。3-1):pred(cond){...}の条件がdef の結果を参照していない場合は1-1)から1-4)を適用し、3-2):pred(cond){...}の条件がdef の結果を参照している場合は代入操作を実施しない。

ローカル変数の削除処理として、第2に、defがどのステート遷移力 20 ラムにも存在しない変数は削除し、代入操作後のCFGを再び解析して、 変数表を更新する。

第42図の変数表に対してローカル変数削除を行ったとき、削除されるべき変数は第44図に示される。同図において削除されるべき変数には斜め破線が明示されている。第45図にはローカル変数削除処理が行なわれた結果をCFGで表している。

第46図には冗長ステートメント削除処理及びローカル変数削除処

10

15



理が行なわれて最終的に更新された変数表が例示される。この変数表により、必要となるローカル変数が管理されることになる。第46図において、defが存在しない部分では、出力変数とローカル変数の前置保持が必要である事が識別できる。ステートの遷移において当然前置保持されなければならないからである。従って、その部分には、前置保持を必要とすることが容易に識別可能になる。第47図に例示されるように、後工程の前置保持解析により、その部分に、前置保持"retain"が追加されることになる。

コードの最適化として更に、第48図に例示されるような演算式の簡 約化が行なわれる。

《ステートマシン生成ー前置保持解析》

ここからの説明は再度第2図及び第3図の仕様を満足させる回路設計の例に話しを戻す。第32図乃至第48図では特別に簡素化した別の例を用いて前記コード最適化の処理を説明したが、第31図に示されるステート割り当てが行われた後に、それと同様の最適化処理を施すことにより、第49図の最適化後のCFGを得ることができ、また、第50図の変数表が得られる。最適化処理後の第50図の変数表には前置保持"retain"は明示されていない。次に説明する前置保持解析で取得される。

第51図には前置保持解析のアルゴリズムが例示される。前置保持解析は、出力変数とローカル変数に対して、状態遷移のカラムにて def が全く存在しない場合、その状態遷移では前置保持が必要となる。また、def が存在したとしても、pred()が付加されている場合は、各出力変数・ローカル変数の各状態遷移に対して、第51図に示されるような図を作成して、pred()による分岐の中でどの部分で前置保持が必要となるかを識別する。特に、レジスタ代入文識別処理で新たに追加したローカ

WO 2004/036463

5

25

ル変数に対しては、_i が付加されている変数のみに対して前置保持が必要かの解析を行う。また、例え、変数表に pred()の情報がなくても必要ならCFGを解析し直して付加する。

第51図に示される図の作成は、pred()の条件を分岐として、use、def 等のノードを持つ木を作成する事で行う。そして木の def より下位の部分木を削除し、最上位ノード以外で下位ノードに def が存在しないノードを前置保持が必要なノードとして識別する。

ここで、最上位ノードとは、木の根から一番距離が近い def か use の ノードまでのノードとその兄弟ノード全てを指す。

10 例えば、変数 var の状態遷移 STn->STm での変数表からの情報が、 pred(cond_0){pred(cond_1){use@var_1[j], pred(cond_2){def[k], pred(cond_3){def[s]}}}である場合、第51図のようになる。

第52図には前置保持解析の結果に対応する変数表が例示される。前置保持を要する部分には"retain"が追加される。

- 25 変数表において "retain"の部分に追加すべき実際のコードは変数表から取得することができる。即ち、前置保持解析結果の変数表からの情報取得処理では、変数表のカラムで retain が挿入された、出力変数・ローカル変数を取得し、例えば変数名が
 - 1) レジスタ代入文の左辺の変数の場合は、sig = sig_o;
- 20 2) レジスタ代入文識別部で追加した変数であって、_i が付加されている変数の場合は、sig_i = sig_o;
 - 3) その他の変数の場合は、nxt_sig = sig; として記憶しておく。特に、retainに pred()が付加されている場合は、 例えば、pred(cond_0){pred(cond_1){pred(!cond_2){retain}}} に対し ては、変数が3) の場合で変数名が sig の場合、 pred(cond_0){pred(cond_1){pred(!cond_2){nxt_sig = sig}}}として記

15

20

25



憶する。以上の情報を変数表に上書き登録する。第53図には"retain"が実際のコードで上書きされた変数表が例示される。更に、 nxt_sig といった具合に nxt_e 付加した変数を記憶しておく。第53図の例の場合、 nxt_e を付加した変数は、 a_tmp のみである。

5 《ステートマシン生成ーステートマシン抽出》

次にステートマシン抽出処理S5Dについて説明する。ステートマシン抽出処理S5Dでは、割り当てた各ステートから深さ優先探索でクロック境界即ちステートであって初期ステートでないステートに到達するまで探索し、その探索で得られたループでも条件分岐でもラベル分岐でもないノードの情報を取得し、変数表のretain情報とマージして、HDL記述に用いるステートマシンの抽出を行う。例えば第54図には開始ステートST0の例が示される。ステートの記述は、特に制限されないが、各ステートからDFSでコードを生成する。この場合ステート変数は、nxt_state = STO;等の形式として、コード生成を行う。

特に、retain情報にてnxt_が付加された変数はもとの変数名ではなくnxt_が付加された変数名を用いてHDL記述に用いるステートマシンの抽出を行う。また、信号と定数との&演算はビット幅解析に用いたので、不要となるため削除する。尚、定数は入力左辺のビット数を勘案してHDLの2進表記に変換してHDL記述に則した記述とする。

変数表の retain 情報の取得では、各状態遷移カラムから、深さ優先探索を開始したステートと同じステートを開始ステートするカラムを全て取得し、retain が開始ステートのみに依存するか、到達ステートにも依存するか、または到達ステートと分岐条件に依存するかを識別し、開始ステートにのみ依存する場合以外は、retain 情報の pred()とCFGの分岐条件を比較する事で、HDLコードの適切な位置に retain 情報として変数表に格納した代入式を挿入する。第55図には retain 情報として変数表に格納した代入式を挿入する。第55図には retain 情

10

15

20



報に応ずるコードを変数表から抜き出してステートマシンの抽出に利用する様子が例示される。

第54図及び第55図には開始ステートST0におけるHDL記述に則したステートマシン記述の取得例が示される。第56図及び第57図の例は開始ステートST1におけるHDL記述に則したステートマシン記述の取得例が示される。第58図及び第59図の例は開始ステートST2におけるHDL記述に則したステートマシン記述の取得例が示される。

《HDL記述生成処理》

HDL記述生成処理S6において、モジュール宣言は、回路動作記述部を含むC記述の関数宣言から、型とポインタを表す*を削除したものにclkとreset_nを加えたものをHDL記述として生成する。入出力宣言は、前記関数宣言での引数であって、代入式の左辺にのみ存在する変数を出力とし、代入式の右辺にのみ存在する変数を入力とし、ビット幅はC記述の記述内容で説明した方法で識別し、HDL記述として生成する。reg宣言はC記述に記載されていたローカル変数で、これまでの変換仮定で最終的に残った変数と、これまでの変換仮定で追加された変数とを識別し、clkとreset_nのreg宣言文とともにHDL記述として生成する。CFG生成過程で分岐条件に割り当てた変数のwire宣言のHDL記述を生成し、前記割り当てた変数への分岐条件の代入文をassign文としてHDL記述を生成する。また、割り当てたステートを2進数で表す為のparameter宣言文のHDL記述を生成する。

また、レジスタ代入文に関しては、全てのレジスタ代入文とその右辺 の変数宣言を取得し、例えば、取得した情報が

unsigned char sig1_latched = 0x00; unsigned char sig2_latched = 0x00;

```
unsigned short out;
     sig1_latched = $sig1&0x03;
     sig2\_latched = $sig2&0x13;
     out
                = $ exe_result&0x1FFF;
     の場合、
5
     always @ (posedge clk or negedge reset_n) begin
       if (!reset_n) begin
         sig1_latched_o <= 2'b00;
         sig2_latched_o <= 3'b000;
10
       end
       else begin
         sig1_latched_o <= sig1_latched_i;</pre>
         sig2_latched_o <= sig2_latched_i;
         out_o
                     <= out_i;
15
       end
     end
     のようなHDL記述を生成する。
       次いで、ステートマシン抽出部で得た nxt_が付加された変数の記憶
      を参照し、その変数の宣言部を取得し、例えば、
20
      この例の場合、a_tmp が対象となるが、
     unsigned short nxt_a_tmp = 0x0000;
      であり、reg宣言記述生成時に、
     a_{tmp} = $0x7FFF&a;
     なる代入から有効ビット幅が15ビットである事が解っているので、下
25
     記
     always @(posedge clk or reset_n) begin
```

```
PCT/JP2003/012839
```

```
if (!reset_n) begin
        state = STO;
        end
      else begin
5
        state = nxt_state;
        a_{tmp} = nxt_a_{tmp};
      end
     end
```

の記述を生成する。 10

> また、抽出されたステートマシンのHDL記述をつなげ、各ステート での代入文の左辺に対して、レジスタ代入の左辺の変数とレジスタ代入 文識別部で追加した変数には、対応する_o の変数を代入し、それ以外 の変数には初期値を代入した文を作成し、nxt_state=STO;なる文を作成 し、case 文の default に対応する部分を作成し、それもつなげ、右辺 の変数と wire 宣言した変数を or で並べ、下記

> always @ (state or c1 or c2 or valid_a_tmp_i or valid_a_tmp_o or valid_a_tmp or a_tmp or

valid_out_i or valid_out_o or out_i or out_o) begin case(state[1:0])

endcase

end

15


20

25

の記述を生成し、case 文の間につなげたHDL記述を挿入し、最後の 行に endmodule を付加する事でHDL記述を生成する。行数は付加した だけである。

第60図乃至第62図にはHDL記述生成処理S6にて生成された

25



HDL記述が例示される。

以上説明した設計方法によれば、以下の作用効果を得る。

クロック境界を明示的にC記述内に挿入した擬似C記述を入力し、レジスタ代入文によるステートメントレベルでの並列記述を可能にした 擬似C記述を入力するから、ストール動作を伴うパイプライン動作が表 現可能である。

ステートマシンを意識する事なくプログラム・レベルで機能設計を行う事ができるため、記述量が低減され、開発期間の短縮のみならず品質向上にも寄与する。

また、一般のクロック境界を指定しないプログラム・レベルでの記述では表現できない、バス・インターフェース回路や調停回路の記述が可能となる。特に、レジスタ代入が記述可能である為、ステートメントレベルでの並列性を考慮した記述を行う事が可能であり、ストール動作を伴うパイプライン動作のような複雑な回路動作をC記述よりも少ないコード量で容易に記述可能である。

また、一般のCコンパイラでコンパイル可能なC記述へ変換する為、 高速なシミュレーションが可能となり、機能検証工数の大幅な低減が可 能となる。従って、機能設計における論理設計、論理検証の双方の大幅 な工数削減が可能となる。

20 高位合成ツールが不得意とする、サイクル精度を要求される例えば、 キャッシュ・コントローラやDMAコントローラの開発に適用可能であ り、設計期間の短縮に大きく寄与する。

以上本発明者によってなされた発明を実施形態に基づいて具体的に 説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱 しない範囲において種々変更可能であることは言うまでもない。

例えば、以上説明したプログラム記述及び回路記述は一例であり種々

の論理設計に適用することができる。HDLは必ずしもRTLに限定されない。プログラム記述言語はC言語に限定されず、その他の高級言語であってもよい。更にJava(登録商標)等の仮想マシン言語などを用いることも可能である。

5

産業上の利用可能性

本発明は、СР U などの論理回路の設計に広く適用することができる。

請求の範囲

- 1.所定のプログラム言語を流用して記述された第1プログラム記述を回路記述に変換可能なコンパイラであって、
- 5 前記第1プログラム記述は、サイクル精度で回路動作を特定可能とするレジスタ代入文とクロック境界記述を含み、

前記回路記述は、前記第1プログラム記述が特定する回路動作を実現 するハードウェアを所定のハードウェア記述言語で特定することを特 徴とするコンパイラ。

10 2.所定のプログラム言語を流用して記述された第1プログラム記述を 所定のプログラム言語を用いた第2プログラム記述に変換可能なコン パイラであって、

前記第1プログラム記述は、サイクル精度で回路動作を特定可能とするレジスタ代入文とクロック境界記述を含み、

- 15 前記第2プログラム記述は、前のサイクルの状態を参照可能にする為 に前記レジスタ代入文を変形した変形代入文と、前記クロック境界記述 に対応して前記変形代入文の変数をサイクル変化に伴うレジスタの変 化に対応させるレジスタ代入記述挿入文とを含むことを特徴とするコ ンパイラ。
- 20 3.所定のプログラム言語を流用して記述された第1プログラム記述を、 所定のプログラム言語を用いた第2プログラム記述と回路記述に変換 可能なコンパイラであって、

前記第1プログラム記述は、サイクル精度で回路動作を特定可能とするレジスタ代入文とクロック境界記述を含み、

25 前記第2プログラム記述は、前のサイクルの状態を参照可能にする為 に前記レジスタ代入文を変形した変形代入文と、前記クロック境界記述 5

20

25



に対応して前記変形代入文の変数をサイクル変化に伴うレジスタの変化に対応させるレジスタ代入記述挿入文とを含み、

前記回路記述は、前記第2プログラム記述で定義されるハードウェアを所定のハードウェア記述言語で特定することを特徴とするコンパイラ。

- 4.前記所定のプログラム言語はC言語であることを特徴とする請求項 1乃至3の何れか1項記載のコンパイラ。
- 5.前記ハードウェア記述言語はRTLレベルの記述言語であることを 特徴とする請求項1又は3記載のコンパイラ。
- 10 6.タイミング仕様に基づいて回路動作を定義するために、所定のプログラム言語を流用して記述され、サイクル精度で回路動作を特定可能とするレジスタ代入文とクロック境界記述を含む第1プログラム記述を入力する第1処理と、

前記第1プログラム記述に基づいて前記タイミング仕様を満足する 15 回路情報を生成する第2処理と、を含むことを特徴とする論理回路の設 計方法。

- 7. 前記第2処理は、前記第1プログラム記述を変換して、レジスタ代入文が入力変数と出力変数を用いて変形されると共に前記クロック境界記述に対応させて前記入力変数を出力変数に代入する記述を含む第2プログラム記述を前記回路情報として生成する処理を含むことを特徴とする請求項6記載の論理回路の設計方法。
- 8. 前記第2処理は、前記第2プログラム記述を変換して、前記タイミング仕様を満足するハードウェアを所定のハードウェア記述言語で特定するための回路記述を更に別の前記回路情報として生成する処理を含むことを特徴とする請求項7記載の論理回路の設計方法。
- 9.前記プログラム言語はC言語であることを特徴とする請求項8記載

20

25



の論理回路の設計方法。


- 10.前記第2プログラム記述を用いて設計対象回路のシミュレーションを行う第3処理を更に含むことを特徴とする請求項9記載の論理回路の設計方法。
- 5 11.前記第2処理は、前記第1プログラム記述を変換して、前記レジスタ代入文が入力変数と出力変数を用いて変形された記述を含む第2プログラム記述を前記回路情報として生成する処理を含むことを特徴とする請求項6記載の論理回路の設計方法。
- 12.前記第2処理は、前記第2プログラム記述を変換して、前記クロック境界記述に対応させて前記入力変数を出力変数に代入する記述を含み、所定のプログラム言語で記述されてコンピュータで実行可能なむ第3プログラム記述を、前記回路情報として生成する処理を含むことを特徴とする請求項11記載の論理回路の設計方法。
- 13.前記第3プログラム記述を用いて設計対象回路のシミュレーションを行う第3処理を更に含むことを特徴とする請求項12記載の論理の路の設計方法。
 - 14.タイミング仕様に基づいて回路動作を定義するために、所定のプログラム言語を流用して記述され、サイクル精度で回路動作を特定可能とするレジスタ代入文とクロック境界記述を含む第1プログラム記述を入力する入力処理と、

前記レジスタ代入文が入力変数と出力変数を用いて変形されると共 に前記クロック境界記述に対応させて前記入力変数を出力変数に代入 する記述を含み、前記所定のプログラム言語で記述された第2プログラ ム記述を生成する変換処理と、を含むことを特徴とする論理回路の設計 方法。

15.前記変換処理は、第1プログラム記述に基づいてCFGを生成す

5


10





る過程で、前記 C F G に前記クロック境界記述に対応してクロック境界 ノードを設定し、前記クロック境界ノードの後に、前記レジスタ代入記 述を挿入することを特徴とする請求項14記載の論理回路の設計方法。 16.第2プログラム記述に対してその C F G を利用しながらステート 遷移毎の変数表を作成しながらコード最適化を行う最適化処理を更に 含むことを特徴とする請求項15記載の論理回路の設計方法。

- 17.前記変数表においてステート間で変数に変化のない部分を前置保持を要する部分として抽出し、抽出された部分に、出力変数に入力変数を代入する記述を追加する前置保持処理を更に含むことを特徴とする 請求項16記載の論理回路の設計方法。
- 18.前記前置保持処理を経た変数表の各ステート遷移毎の変数と引数に基づいてステートマシンを構成するコードの抽出を行う抽出処理を更に含むことを特徴とする請求項17記載の論理回路の設計方法。
- 19.前記抽出処理で抽出されたステートマシン構成コードと第2プログラム記述を参照しながら、前記回路仕様を満足する回路のハードウェアを所定のハードウェア記述言語で記述する処理を更に含むことを特徴とする請求項18記載の論理回路の設計方法。
- 20.前記第1プログラム記述に対して0サイクルで実行されるループが存在するか否かが判定され、存在しないと判別されたときに前記回路 20 仕様を満足する回路のハードウェアを所定のハードウェア記述言語で 記述する処理を行うことを特徴とする請求項14記載の論理回路の設 計方法。

1/58








差替え用紙 (規則26)


if ((0x0001&valid_a_tmp == 0x0000) && (0x0001&valid_a == 0x0001)) { unsigned short *out, unsigned short *valid_out) 15 void pipeline(unsigned short valid_a, unsigned short valid_b, if (0x0001&valid_b == 0x0001) b_tmp = 0x7FFF&b; unsigned short a, unsigned short b, unsigned short valid_a_tmp = 0x0000; \$ goto L; valid_a_tmp = \$ 0x0001&valid_a; unsigned short a_tmp = 0x0000; unsigned short b_t mp = 0x0000; *out = \$ (a_tmp + b_tmp); *valid_out = \$ 0x0001; $evalid_out = $0x0000;$ a_tmp = 0x7FFF&a; while (1) { 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 pipeline(valid_a, valid_b, a, b, out, valid_out); 11(回路動作記述部) unsigned short *valid_out); a, b, *out, *valid_out; 2 void pipeline(unsigned short valid_a, unsigned short valid_b, unsigned short *out, unsigned short valid_a, valid_b, unsigned short b, unsigned short a, 12 *valid_out = 0x0000; = 0x0000;1 #include <stdio.h> 11 *out 8 main() { တ 8

鄉4図






第6図




第7図






第8図




第9図






第10図





第11図






第12図






第13図


11/58




12/58





13/58














17/58




18/58




19/58







21/58



第25図


1 #include <stdio.h></stdio.h>	15 void pipeline(unsigned short valid_a, unsigned short valid_b,	rt valid_b,
2 void pipeline(unsigned short valid_a,	16 unsigned short a, unsigned short b,	•
3 unsigned short valid b,	17 unsigned short *out, unsigned short *valid_out) {	*valid_out) {
4 unsigned short a.	18 unsigned short valid_a_tmp = $0x0000$;	
5 unsigned short b.	19 unsigned short a_tmp $= 0x0000$;	
6 unsigned short *out,	20 unsigned short $b_tmp = 0x0000$;	
7 unsigned short *valid_out);	/* Added variables */	
8 main() {	21 unsigned short valid_a_tmp_i;	
9 unsigned short valid a, valid b,	22 unsigned short valid_a_tmp_o = $0x0000$;	
10 a, b, *out, *valid out;	23 unsigned short valid_out_i;	
11 *out = 0x0000;	24 unsigned short valid_out_o = 0x0000;	
12 *valid out = 0x0000;	25 unsigned short out_i;	
13 pipeline(valid a, valid b, a, b, out, valid out);	26 unsigned short out out_0 = 0x0000;	
141	27 unsigned short flg_valid_a_tmp = $0x0000$;	
	28 unsigned short flg_valid_out = 0x0000;	
	29 unsigned short flg.out $= 0x0000$;	



第26図

```
30 while (1) {
     /* valid_a_tmp = $ valid_a; */
31
     valid_a_tmp_i = 0x0001&valid_a;
                                           /* Refined */
32
     valid_a_tmp = valid_a_tmp_o;
                                          /* Refined */
33
     flg_valid_a_tmp = 1;
34
     if ((0x0001&valid_a_tmp == 0x0000) && (0x0001&valid_a == 0x0001)) {
35
       a_{tmp} = 0x7FFF&a;
       /* $ */
       /* BEGIN : Register Assignment */
36
       valid_a_tmp_o = valid_a_tmp_i;
37
       if (flg_value_a_tmp == 1) valid_a_tmp
                                             = valid_a_tmp_o;
38
       out_o
                    = out_i;
39
       if (flg_out==1) *out = out_o;
40
       valid_out_o = valid_out_i;
41
       if (flg_valid_out==1) *valid_out = valid_out_o;
       /* END : Register Assignment */
42
      L:
```


第28図




第27図

```
/* Refined */
                                                                                                                                                /* Refined */
                                                                                                     f (flg_valid_out==1) *valid_out = valid_out_o;
                                                                                                                                                                             /* Added */
                  /* BEGIN : Register Assignment */
                                                                                                                    * END : Register Assignment */
                                valid_a_tmp_o = valid_a_tmp_i;
                                               = valid_a_tmp_o;
                                                                                                                                                               = valid_out_o;
                                                                          if (fig_out==1) *out = out_o;
                                                                                                                                   /* *valid out = $ 0x0000; */
                                                                                        valid_out_o = valid_out_i;
                                                                                                                                                valid_out_i = 0x0000;
                                                                                                                                                                              <del>:-</del>
                                                             = out i
                                              valid_a_tmp
                                                                                                                                                                             flg_valid_out
                                                                                                                                                                *valid_out
                                                              out_o
    /*$*/
                                                                                                                                                                           68
69
70
71
                                                          62
63
64
65
                                                                                                                                                  66
67
                                60
61
if (0x0001&valid_b == 0x0001) b_tmp = 0x7FFF&b;
                                                                                                                                                                                                       /* Refined */
                                                                                                                                                                                                                     /* Refined */
                                                                                                                                = valid_out_o; /* Refined */
                                                                                                                                                                                                                                                               /* Refined */
                                                                                                                                                                                                                                   /* Added */
                                                                                                                                                                                                                                                                                            /* Added */
                                           /* BEGIN : Register Assignment */
                                                                                                                                              /* END : Register Assignment */
                                                         valid_a_tmp_o = valid_a_tmp_i;
                                                                        = valid_a_tmp_o;
                                                                                                                                                                                         /* *out = $ (a_tmp + b_tmp); */
                                                                                                   if (flg_out==1) *out = out_o;
                                                                                                                                                                                                                                                /* *valid_out = $ 0x0001; */
                                                                                                                 valid_out_o = valid_out_i;
                                                                                                                                                                                                       = a_tmp + b_tmp;
                                                                                                                                                                                                                                                               = 0x0001:
                                                                                      = out i;
                                                                                                                                                                                                                      = out_o;
                                                                                                                                                                                                                                                                                            =
<del>;</del>
                                                                                                                                                                                                                                    ;;
                                                                       valid_a_tmp
                                                                                                                                                                                                                                                                                             Ng_valid_out
                                                                                                                                                                                                                                                                /alid_out_i
                                                                                                                                                                                                                                                                              Evalid_out
                                                                                                                                                             goto L;
                            /* $ */
                                                                                                                                                                                                                                    flg_out
                                                                                                                                                                                                       out i
                                                                                                                                                                                                                       *out
& 4
                                                                       46
                                                                                    47
                                                                                                  48
                                                                                                                 49
                                                                                                                                                            51
52
                                                                                                                                                                                                       53
54
55
                                                                                                                                                                                                                                                                56
57
58
59
```


25/58







27/58





第32図

```
1 void foo(unsigned short in,
2
           unsigned short cond,
3
           unsigned short *out) {
4
    unsigned short a, b, c, d, e;
5
    while(1) {
6
     a=0;
7
     b = 0;
     a = in;
     b=a+1;
     if (cond) {
10
       c = b + 1;
11
       d = c + 1;
12
13
       e = d + 2;
14
       if (d > 6) c--;
15
       else c++;
16
       c = c + 5;
17
18
       *out = c;
      } else {
19
20
       *out = 1;
21
22
      }
23
      $
24 }
```




第33図






31/58




差 孝 え 用 紙 (規則26)




差替え用紙 (規則26)

33/58




差替え用紙 (規則26)

34/58



差 替 え 用 紙 (規則26)

35/58



差替え用紙(規則26)

i					
変数表作成	بحه				-
ステート遷移		ST0->ST1	ST0->ST2	ST1->ST0	ST2->ST0
	8		def[6], def[8], use@b[9]		
			def[7], def[9]		
	ပ	pred(c1)[def[11], use@d[12], pred(c2)[def[14]use, def[16]use}]		use@out[17]	
	P	pred(c1)[def[12], use@pred(c2)]			
	e	pred(c1)[def[13]]			
引数	cond	cond use@pred(c1)	use@pred(!c1)	1	P i
	out			def[18]	def[21]
ステート語移		\$70~>\$71			
	8	def[6]. def[8]. use@b[9]			
_					
	ပ	pred(c1)[def[11], use@d[12], pred(1c2)[def[14]use, def[16]use]}			
		pred(c1)[def[12], use@pred(!c2)}			
	9	pred(c1){def[13]}	***************************************		
引数	cond	cond use@pred(c1)			
	out				
		def[n] : n行目で変数定義されている事を表す use@var[m] : m行目で変数varへの代入に用いられている事を表す pred(cond){} : 条件condの分岐が成立した場合、{}が実施される事を表す def[j]use : l行目で自変数への代入に用いられている事を表す use@pred(cond):条件condで用いられている事を表す	る事を表す き施される事を表す 手を表す		

差替え用紙 (規則26)


第41図

44 順		710 \ \ } 0	CTO_\CT9	ST1->ST0 ST2->ST0	ST2->ST0
ムアート陸移		810-5811			
ローカル赤粉		def[8] use@b[9]	def[6], def[8], use@b[9]		
*	3		اماعيد الماعيد		
	٩	def[7], def[9], pred(c1) use@c[11]	det[/], det[9]		
***************************************	ပ	pred(c1)[def[11], use@d[12], pred(c2)[def[14]use, def[16]use]}		use@out[17]	
	þ	@pred(c2)}			
	Œ	pred(c1)[def/f3]}			
記数	Cond	condinse@ored(c1)	use@pred(!c1)		
X	ont			def[18]	def[21]
ステート醤移		ST0->ST1			
ローカル弥粉	-	li 💮			
\$	<u> </u>				
	ပ	pred(c1)[def[11], use@d[12], pred(!c2)[def[14]use, def[16]use}			
	ص	pred(c1)[def[12], use@pred(!c2)]			
	es es				
引数	cond	cond use@pred(c1)	The second secon	ente establishmente de la constitución de la consti	
	+110				

ST2->ST0 |def[21] use@out[17] ST1->ST0 def[18] def[8], use@b[9] use@pred(!c1) ST0->ST2 def[9] pred(c1)[def[11], use@d[12], pred(!c2)[def[14]use, def[16]use] pred(c1){def[11], use@d[12], pred(c2){def[14]use, def[16]use} pred(c1)[def[12], use@pred(!c2)] $\mathsf{pred}(\mathsf{c1})[\mathsf{def}[12], \, \mathsf{use}(\mathsf{gpred}(\mathsf{c2})]$ def[9], pred(c1)[use@c[11]] |def[9], pred(c1)[use@c[11] def[8], use@b[9] def[8], use@b[9] use@pred(c1) cond use@pred(c1) STO->STI STO->STI 冗板ステートメント削除 cond out out ပ ပ G Ø ローカル変数 ローカル変数 ステート遷移 ステート遷移 引数 引数


第42図

第43図




ST2->ST0 def[21] use@out[17] ST1->ST0 |def[18] def[8], use@b[9] def[9] use@pred(!c1) ST0->ST2 pred(c1)[def[11], use@d[12], pred(!c2)[def[14]use, def[16]use] pred(c1)[def[11], use@d[12], pred(c2)[def[14]use, def[16]use] pred(c1)[def[12], use@pred(!c2)] pred(c1)[def[12], use@pred(c2)] def[6], use@b[9] def[9], pred(c1)[use@c[11]] |def[9], pred(c1)[use@c[11] def[8], use@b[9] cond use@pred(c1) cond use@pred(c1) ST0->ST1 ST0->ST1 ローカル変数削除 out out O ローカル変数 ローカル変数 ステート遷移 ステート遷移 弘数 改数

第44図



第45図



42/58

ST2->ST0 def[21] use@out[17 ST1->ST0 def[18] use@pred(!c1) STO->ST2 l, pred(!c2)[def[16]use]] , pred(c2)[def[16]use] pred(c1)[def[11] pred(c1)[def[11] cond use@pred(c1) use@pred(c1) ST0->ST1 STO->ST1 cond out out ローカル変数 ローカル変数 ステート遷移 更新後 引数


第46図

43/58

ST2->ST0 |def[21] retain ST1->ST0 def[18] retain use@pred(!c1 ST0->ST2 retain retain pred(!c2)[def[16]use] pred(c2)[def[16]use] 第47図 pred(c1){def[11] pred(c1)[def[11] cond use@pred(c1)
out retain use@pred(c1 STO->ST1 ST0->ST1 retain retain: 前置保持 cond out ပ ロ<u>ーカル変数</u> 引数 ロ<u>ーカル変数</u> 引数 ステート遷移 ステート遷移

差替え用紙(規則26)

第48図



45/58





図
0
2
紙
卸化

ステート遷移	ļ 	ST0->ST1	ST0->ST2	STI->STI
ローナルが増	I valida tenn	def[29] use@nred(c1)	i	pred(c2)[def[29], use@pred(c1)]
£	: -		def[28]	pred(c2)[daf[28]}
	:	pred(c1)[def[31]]		pred(c2)[pred(c1)[def[31]]]
	out			pred(c2)[def[36]]
	valid_out_i			pred(c2)[def[38]]
引数	œ	pred(c1)[use@a_tmp[31]]		pred(c2)[pred(c1)[use@a_tmp[31]]}
	٩			pred(c2){use@out_i[36]}
	valid_a	use@valid_a_tmp_i[28], use@pred(c1)	use@valid_a_tmp_i[28], use@pred(!c1)	pred(c2)[use@valid_a_tmp_i[28], use@pred(c1)]
	valid_b			use@pred(c2)
	valid_out			pred(c2)[def[39]]
	out			pred(c2)[def[37]]
	valid a tmp o	use@valid a tmp[29]	use@valid_a_tmp[29]	pred(c2)[use@valid_a_tmp[29]]
	valid out o			pred(c2)[use@valid_out_o[39]]
	out o			pred(c2)[use@out[37]]
ステート海移		ST1->ST2	ST2->ST1	ST2->ST2
ローカル弥粉	ナル密数 valid a tmo	ef[29]_use@pred(!c1)}	def[29], use@pred(c1)	def[29], use@pred(!c1)
	valid a tmp 1		def[28]	def[28]
	a tmo		pred(c1)[def[31]]	
	out 1	pred(c2)[def[36]]		
		pred(c2) def[38]	def[42]	def[42]
引数			pred(c1)[use@a_tmp[31]}	
	<u> </u>	pred(c2)[use@out_i[36]]		
	valid_a	[pred(c2)[use@valid_a_tmp_i[28], use@pred(c1)}	use@valid_a_tmp_i[28], use@pred(c1)	use@valid_a_tmp_i[28], use@pred(!c1)
	valid_b	[use@pred(c2)		
	4	[pred(c2)[def[39]]	def[43]	def[43]
	out	pred(c2)[def[37]]		
	valid a tmp o	pred(c2)[use@valid_a_tmp[29]]		
	valid_out_o	valid_out_o pred(c2)[use@valid_out_o[39]]	use@valid_out[43]	use@valid_out[43]
	410	Pred(c9)linse@out[37])		

47/58



第51図

\boxtimes
2
5
紙

	7千一下数数	ST0->ST1	ST0->ST2	ST1->ST1	ST1->ST1
+	7	Samuel (1)	def[29] use@ored(!c1)	pred(c2)[def[29], use@pred(c1)]	pred(!c2){retain}
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	- I	***************************************	def[28]	pred(c2){def[28]}	pred(!c2)[retain}
	tens	Maf[31]}	pred(!c1)[retain]	pred(c2)[pred(c1)[def[31]]]	pred(!c2){retain}
	out [retain	pred(c2)[def[36]]	pred(!c2){retain}
	valid out i	***************************************	retain	pred(c2)[def[38]]	pred(!c2)[retain]
可數		1)[use@a tmp[31]}		pred(c2)[pred(c1)[use@a_tmp[31]]}	
	P			pred(c2)[use@out_i[36]]	
	valid_a	use@valid_a_tmp_i[28], use@pred(c1)	use@valid_a_tmp_i[28], use@pred(!c1)		•
	valid_b			use@pred(c2)	use@pred(!c2)
<u> </u>	valid_out	retain	retain	pred(c2){def[39]}	pred(!c2){retain}
	out		retain	pred(c2)[def[37]]	pred(!c2)[retain]
	valid_a_tmp_o	alid_a_tmp[29]	use@valid_a_tmp[29]	pred(c2)[use@valid_a_tmp[29]]	
	valid out o			pred(c2){use@valid_out_o[39]}	
	out o			pred(c2)[use@out[37]]	
Ī	ステート部移	ST1->ST2	ST2->ST1	ST2->ST2	
Ŧ	D-11/Valid a tmp	ef[29], use@pred(!c1)}	use@pred(c1)	def[29], use@pred(!c1)	
京 数	valid a tmp I	pred(c2)[def[28]]		def[28]	
	a_tmp	pred(tc1)[retain]	def[31]]	pred(tc1)(retain)	-
	out I	***************************************	retain	retain	
	valid out i		def[42]	def[42]	
引数	8		pred(c1){use@a_tmp[31]}		
	p	pred(c2){use@out_i[36]}			
	valid_a	np_i[28], use@pred(c1)}	use@valid_a_tmp_i[28], use@pred(c1)	use@valid_a_tmp_i[28], use@pred(!c1)	٠
	valid_b			,	
	valid_out	pred(c2)[def[39]]	def[43]	def[43]	
	out		retain	retain	
<u> </u>	valid_a_tmp_o	valid_a_tmp_o pred(c2) use@valid_a_tmp[29]}		***************************************	
	valid_out_o	pred(c2)[use@valid_out_o[39]}	use@valid_out[43]	use@valid_out[43]	
	Γ				

7二十一選役		em-yert	ST0->ST2	STI->STI	ST1->ST1
1 E. C.	-	1 doc 1/41		Inred(c2)Idef[29] use@nred(c1)I	pred(!c2)[retain]
ローノルが数	****	defiza), usee preacci/	United user process		pred((c2)fretain
	Valid e tmp.t	[07]180			nred((r?) fretain
	a_tmp	pred(c1)/def[31]	: /kretsıni	predictive distribution in	prod()c2)(mtain
	out.i	retain	retain	predict/lastical	10 - 17 - 17 - 17 - 17 - 17 - 17 - 17 -
	vatid out i	Instain	retain	pred(c2)/def[38]/	prestically etain
3.数	8	ored(c1){use@a tmp[31]}		pred(c2)[pred(c1)luse@a_tmp[31]]]	
£				pred(c2)luse@out_i[38]]	
	in the second	Imaginalid a tran 1987 usa@nrad(c1)	use@valid a tmp i[28]. use@pred(Cc1)	pred(c2)luse@valid_a_tmp_i[28], use@pred(c1)]	
	e miles			use@pred(c2)	use@pred(Ic2)
			ratein	nred(c2)(def[39])	
	TUO, DHEV			prod(c2)[dof[37]]	pred(C2)[retain
	ont	leabain		10-01 + m [-0]	
	valid_a_tmp_o	use@valid_a_tmp[29.i	usewalid_a_tmplZa_	Toridan a mina a more in the min	
	valid out o			predicz/lusegvalig out olda ii	***************************************
				pred(c2)/use@out[37]}	
ステート類名		STI->ST2	ST2->ST1	ST2->ST2	
をおってして	-	seofferod([c1)]		def[29], use@pred(ic1)	
13/10 XX	•		dof[28]	def[28]	
	Vatio a timp I			acodit of Matains	
	a tmp	pred(c) Yretain	predict Adenal #	Higher Michael	
	out 1			untal	
	valid out i		def[42]	def[42]	
発出			pred(c1)[use@a_tmp[31]}		
4		prod(c2)(region 136)		-	
	e bilex	Inned(c2)(use@valid a tmo i[28] use@ored(c1))	use@valid a tmp i[28], use@pred(c1) use@valid_a_tmp_i[28], use@pred(lc1)	use@valid a tmp i[28], use@pred(c1)	
	7 71				
	Valle o		नकर्मवत्र	def[43]	
	Value Out			retain	
***************************************	out	Dreutschung und der der der der der der der der der de			
	valid a tmp.o.	Dredicz/lusewyaliu a unipiczji	Income in out 63	use@valid out[43]	
***************************************	Valid out o	hiencz/inservania our opina			


第52図

4	9	/	5	8
-	J		J	•


幅	保持解析結集	前置保持解析結果の変数表からの情報取得			
ステー	ステート遷移	570->571	ST0->ST2	STI->STI	ST1->ST1
	e tmp	e@pred(c1)	def[29], use@pred(!c1)	pred(c2)[def[29], use@pred(c1)]	pred(!c2)[valid_a_tmp = valid_a_tmp_o:]
遊	1	def[28]		pred(c2)[def[28]]	pred(tc2)[valid_a_tmp_i = valid_a_tmp_o;]
_	a tmp	pred(c1)[def[31]]	pred(!c1)[nxt_a_tmp = tmp;]	[def[31]]]	pred(!c2)[nxt_a_tmp = a_tmp;)
					pred(!c2)[out_j = out_o:]
	out	slid_out_o;	/alid_out_o;	pred(c2)[def[38]]	pred(!c2)[valid_out_i = valid_out_o;]
福	8	pred(c1)[use@a_tmp[31]]		pred(c2)[pred(c1)[use@a_tmp[31]]]	
	م ،			pred(c2)[use@out_i[36]]	
==	valida	use@valid_a_tmp_i[28], use@pred(c1)	use@valid_a_tmp_i[28], use@pred(!c1)	use@valid_a_tmp_i[28], use@pred(!c1) pred(c2)[use@valid_a_tmp_i[28], use@pred(c1)]	***************************************
	valid_b				use@pred(!c2)
	valid_out	valid_out = valid_out_o;	valid_out = valid_out_o;		pred(!c2)[valid_out = valid_out_o;]
	out			***************************************	pred(!c2)[out = out_o:]
	valid_a_tmp_o	use@valid_a_tmp[29]	use@valid_a_tmp[29]	pred(c2)[use@valid_a_tmp[29]]	
_	valid out o	***************************************		pred(c2)[use@valid_out_o[39]]	
	out o	***************************************		pred(c2)[use@out[37]]	
ステー	ステート選移	ST1->ST2	ST2->ST1	ST2->ST2	
 	D-扣/ valid a tmp	pred(c2)[def[29], use@pred(!c1)]	def[29], use@pred(c1)	def[29], use@pred(!c1)	
数数	valid_a_tmp_l		def[28]	def[28]	
_	a_tmp	np = a_tmp;]	pred(c1)[def[31]]	pred(!c1)[nxt_a_tmp = a_tmp;]	
	out.1		ut_o;	out_j = out_o;	
	valid_out_j	***************************************		def[42]	
引数	a		pred(c1)[use@a_tmp[31]]		
	q	pred(c2)[use@out_i[36]]		***************************************	
_	valid_a	n_i[28], use@pred	(c1)] use@valid_a_tmp_i[28], use@pred(c1) use@valid_a_tmp_i[28], use@pred(!c1)	use@valid_a_tmp_i[28], use@pred(!c1)	
=	valid_b	use@pred(c2)			
==	valid_out		def[43]	def[43]	
	İ	pred(c2)(def[37])	out = out_o;	out = out_o;	
_	valid_a_tmp_o		100000000000000000000000000000000000000		
=	valid_out_o		use@valid_out[43]	use@valid_out[43]	
		pred(c2)[use@out[37]]			

第53図







差 替 え 用 紙 (規則26)




差替え用紙 (規則26)




差 替 え 用 紙 (規則26)



差替え用紙 (規則26)



差 替 え 用 紙 (規則26)



S 紙

assign c1 = !valid_a_tmp&&valid_a;

27 28 29 30

wire c1; wire c2; assign c2 = valid_b;

56/58

// PipeLine internal signals reg [1:0] state, nxt_state; parameter ST0=2'b00, ST2=2'b10; ST1=2'b01, // Blanch conditions reg [14:0] nxt_a_tmp; // State registers reg valid_a_tmp_o; reg valid_a_tmp_i; reg [14:0] a_tmp; reg [15:0] out_o; reg valid_a_tmp; reg [15:0] out_i; reg valid_out_o; reg valid_out_i; 23 25 26 26 18 19 20 21 22 valid_a, valid_b, a, b, 1 module PipeLine(clk, reset_n, // System clock and reset // PipeLine output signals // PipeLine input signals out, valid_out); output [15:0] out; output valid_out; reg [15:0] out; input [14:0] a; input [14:0] b; input reset_n; reg valid_out; input valid_a; input valid_b; input clk; 12 13 우 = 2 8 S

第60図

// Mealy finite state machine	always @ (state or c1 or c2 or	valid_a_tmp_i or valid_a_tmp_o or	valid_a_tmp or a_tmp or	valid_out_i or valid_out_o or	out_i or out_o) begin	case(state[1:0])	ST0 : begin	valid_a_tmp_i ≃ valid_a;	valid_a_tmp = valid_a_tmp_o;	valid_out_i = valid_out_o;	valid_out = valid_out_o;	out_i = out_o;	out = out_o;	if (c1) begin	nxt_a_tmp = a;	nxt_state = ST1;	. pua	else begin	nxt_a tmp = a_tmp;	nxt_state = ST2;	end	end
	51	52	53	54	55	56	57	58	59	90	61	62	63	64	65	99	67	89	69	2	71	72
// Regsiter assignment statement	always @ (posedge clk or negedge reset_n) begin	if (!reset_n) begin	valid_a_tmp_o <= 1′b0;	out_o <= 17'b00000000000000000;	. pue	else begin	valid_a_tmp_o <= valid_a_tmp_i;	out_o <= out_i;	end	end	// State registers and temporal registers	always @ (posedge clk or negedge reset_n) begin	if (!reset_n) begin	state <= ST0;	a_tmp $\langle = 16'b0;$	end	else begin	state <= nxt_state;	a_tmp <= nxt_a_tmp;	end	end	•
	3	32	33	34	35	36	37	38	39	6		41	42	43	44	45	46	47	48	49	20	

第61図

|--|

新62|



Internal application No.
PCT/JP03/12839

A. CLASS Int.	IFICATION OF SUBJECT MATTER C1 ⁷ G06F17/50									
According to	o International Patent Classification (IPC) or to both nat	tional classification and IPC								
	SSEARCHED									
Minimum do Int.	ocumentation searched (classification system followed b	oy classification symbols)								
Documentat	ion searched other than minimum documentation to the	extent that such documents are included	in the fields searched							
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sear	rch terms used)							
C. DOCU	C. DOCUMENTS CONSIDERED TO BE RELEVANT Cotogonal Citation of document with indication whose conventions of the relevant passages. Palement to claim No.									
Category*										
X Y	· · · · · · · · · · · · · · · · · · ·									
Y	Y JP 2002-49652 A (Hiroshi YASUDA), 1-14 15 February, 2002 (15.02.02), Claims 1 to 5 (Family: none)									
	A KUROKAWA, H. et al., "C++ Based System Simulator for Pre-Verification of System-on-a-Chip Devices", NEC Research & Development, 07 December, 2000 (07.12.00), Vol.41, No.3, pages 258 to 263									
Furth	Further documents are listed in the continuation of Box C. See patent family annex.									
"A" docum	considered to be of particular relevance understand the principle or theory underlying the invention									
date	"E" earlier document but published on or after the international filing "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive									
cited to	"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "Y" step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is									
means "P" docum	nent referring to an oral disclosure, use, exhibition or other nent published prior to the international filing date but later ne priority date claimed	combined with one or more other such combination being obvious to a perso document member of the same patent	n skilled in the art							
Date of the 29 (actual completion of the international search october, 2003 (29.10.03)	Date of mailing of the international sear 18 November, 2003								
	nailing address of the ISA/ anese Patent Office	Authorized officer								
Faccimile N	1 _	Telephone No								

国際調査報告

国際出願番号 PCT/JP03/12839

A. 発明の属する分野の分類(国際特許分類(IPC))			
Int. Cl. ' G06F17/50			
B. 調査を行った分野			
関査を行った最小限資料(国際特許分類(IPC))			
Int. Cl. ' G06F17/50			
最小限資料以外の資料で調査を行った分野に含まれるもの			
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)			
MATICALIAN MATICALIAN			
C. 関連すると認められる文献			
引用文献の			関連する
カテゴリー*			請求の範囲の番号
X Y	若林一敏、外7名、"伝送用LSIを 期間が1/10に短縮"、日経エレジ 1996.02.12、No.655、P.147-169		1, 4–6 1–14
Y	JP 2002-49652 A(安田博)2002.02.15、請求項1-5 (ファミリーなし)		1–14
A	Kurokawa, H. et al. "C++ Based System Simulator for Pre- Verification of System-on-a-Chip Devices", NEC Research & Development, 2000. 12.07, Vol. 41, No. 3, p. 258-263		10, 12-13
□ C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの「X」特に関連のある文献であって、当該文献のみで発明日ましくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献			
国際調査を完了した日 29.10.03 国際調査報告の発送日 18.11.03)3
日本	の名称及びあて先 国特許庁 (ISA/JP)	特許庁審査官(権限のある職員) 早川 学	5H 9652
	郵便番号100−8·915 都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	シ 内線 3531 [*]